CPによる電子部品断面作製 ～基礎と半導体パッケージ内部断面作製～
公開日： 2023/07/26
X線CTを用いることにより半導体パッケージの表面から数百マイクロメートル以上の深い位置に存在する内部構造を調査することができます。さらに、その断面を露出させれば、SEMで分析が可能となり、より詳細な情報を得ることができます。そのSEM用の断面作製にはさまざまな手法がありますが、そのなかでクロスセクションポリッシャ™（以下、CPとする）による断面作製は、機械的なダメージが低減され、かつ幅広い範囲（1 mm以上）の断面を作製可能です。しかし、パッケージ内部の目的箇所を正確に狙うことは困難です。本セミナーでは、CPの基礎について説明し、応用例としてＸ線ＣＴ像と連携することでパッケージ内部の特定箇所をCPで加工する事例について紹介します。
このウェビナーから学べること
CPの基本
電子部品を例にしたCPの使い方のコツ
X線CTとCPを組み合わせた半導体パッケージ内部目的箇所の断面作製手法
参加いただきたいお客様
CPに興味がある方
半導体業界の方
試料内部の分析をされている方
講演者
中島 雄平
EP事業ユニット
EPアプリケーション部 FIBグループ
開催日/詳細
2023年8月22日 (火) 16:00～17:00
講演後に質疑応答の時間があります。
関連製品
発表資料
講演後のアンケートにご記入いただくとダウンロードができます。
お申し込み方法
ウェビナーは、終了しました。
動画を公開しておりますので、下記よりお申込みください。
お問い合わせ
日本電子株式会社
デマンド推進本部 ウェビナー事務局
sales1[at]jeol.co.jp
- [at]は＠に、ご変更ください。
動画
お客様情報の入力後に動画ページへ移ります。
